Библиотека радиолюбителя Пятница, 23.08.2019, 13:15
Меню сайта
Категории раздела
Автоматика [39]
Аудиотехника, CD, DVD проигрыватели [89]
Измерения [63]
КВ и УКВ [89]
Компьютер-радиолюбителю [76]
Компьютерная литература [12]
Медицинская электроника [11]
Микроконтроллеры [271]
Охранные системы [47]
Радиоприем и TV [107]
Ремонт аппаратуры [38]
Ремонт компьютерного железа и оргтехники [31]
Робототехника [68]
Связь, Телефоны [77]
Силовая электроника [159]
Справочники [154]
Теория [244]
Технологии, полезные советы [56]
Учебные пособия [6]
Электроника для автомобиля [47]
Электроника для дома и хобби [71]
Электронные схемы [107]
Электротехника [83]
Ретро [13]
В помощь радиолюбителю [29]
Автозвук [40]
Домашний ПК [17]
Железо [42]
КИП и автоматика: обслуживание и ремонт [10]
Компоненты и технологии [24]
Мой друг компьютер [206]
Новости электроники [21]
Радио [16]
Радиоаматор [105]
Радиокомпоненты [15]
Радиоконструктор [65]
РадиоЛоцман [98]
Радиолюбитель [36]
Радиолюбитель. КВ и УКВ [16]
Радиосхема [14]
Ремонт электронной техники [9]
Сервисный центр [46]
Системы безопасности [33]
Современная электроника [68]
Схемотехника [8]
ТелеСателлайт [25]
Хакер [109]
Электрик [102]
Электронные компоненты [78]
Электронные компоненты и системы [18]
Circuit Cellar [144]
Computer bild [146]
CQ Amateur Radio [77]
EDN Magazine [27]
Elektorlabs (Elektor Electronics) [85]
Electronics For You [54]
Elektronika dla Wszystkich [87]
Elektronika Praktyczna [97]
ELV Journal [25]
Funkamateur [110]
HackSpace [9]
HAM RADIO Magazine [23]
Hard`n`Soft [36]
Nuts and Volts [115]
Practical Electronics (Everyday Practical Electronics) [129]
Prakticka Elektronika A Radio [119]
Practical Wireless [6]
QEX [17]
QST [47]
Servo [112]
Silicon Chip [38]
Stereo & Video [58]
Swiat Radio [66]
Другие журналы [78]
Мир ПК (litres.ru) [72]
Ремонт и Сервис (litres.ru) [117]
Chip (litres.ru) [5]
Новинки litres.ru [166]
Форма входа
Главная » 2011 » Июнь » 18 » Системы автоматизированного проектирования фирмы Altera MAX+plus II и Quartus II
10:32
Системы автоматизированного проектирования фирмы Altera MAX+plus II и Quartus II

В книге рассматриваются средства проектирования специализированных цифровых устройств на базе программируемых логических интегральных схем (ПЛИС) фирмы Altera. Даются основные сведения о пакете MAX+plus II и раскрываются возможности его основных модулей, обеспечивающих полный цикл проектирования специализированной микросхемы. Сквозные конкретные примеры проектирования, рассматриваемые в книге, помогут начинающим разработчикам быстро освоить процедуру проектирования с использованием САПР MAX+plus II и Quartus II и получить навыки работы с ними, а опытные разработчики смогут открыть для себя новые функциональные возможности этих САПР для построения надежных и эффективных цифровых систем. Приведенный словарь терминов помогает быстрее освоиться с англоязычными наименованиями и обозначениями, используемыми в рассматриваемых САПPax.

Название: Системы автоматизированного проектирования фирмы Altera MAX+plus II и Quartus II
Авторы: Д. А. Комолов, Р. А. Мяльк, А. А. Зобенко  
Год издания: 2002
Язык: Русский
Страниц: 361
Формат: DJVU
Размер: 13,4 Mb

Скачать книгу Системы автоматизированного проектирования фирмы Altera MAX+plus II и Quartus II



СОДЕРЖАНИЕ
Предисловие
Инсталляция пакета MAX+PLUSII BASELINE
Инсталляция пакета
Установка лицензионного файла
Установка лицензии в Windows NT
Установка лицензии в Windows 2000
Установка лицензии в Windows 98
Часть 1. Обзор САПР MAX+plus II
1.1. Проектирование с помощью MAX+plm> II
1.2. Процедура проектирования
1.3. Запуск MAX+plus II
1.4. Окно MAX+plus II Manager
1.5. Составные части (программные модули) MAX+plus II
1.6. Файлы проекта, вспомогательные файлы и проекты
1.6.1. Файлы проектов
1.6.2. Вспомогательные файлы
1.6.3. Проекты
1.7. Справочная система MAX+plus II
1.7.1. Меню Help
1.7.2. С чего начать знакомство со справочной системой?
1.7.3. Как сделать запрос справочной системе по конкретной теме?
1.8. Ввод проекта
1.8.1. Основные возможности ввода проекта верхнего уровня MAX+plus II
Device, resource, and probe assignments (назначения микросхемы, ресурсов и синонима имени цепи)
Back-annotation (копирование результатов компиляции)
Global project device options (параметры микросхемы для текущего проекта)
Global project parameters (назначение параметров для текущего проекта)
Global project timing requirements (требуемые характеристики быстродействия для текущего проекта)
Global project logic synthesis
(параметры логического синтеза для текущего проекта)
1.8.2. Общие функции редакторов
Symbol & Include File Generation (создание символа и соответствующего ему файла включения)
Node Location (определение места расположения цепи)
Hierarchy Traversal (прохождение по дереву иерархии проекта)
Context-Sensitive Menu Commands (команды контекстно-зависимого меню)
Timing Analysis (анализ временных параметров)
Find & Replace Text (найти и заменить текст)
Undo, Cut, Copy, Paste & Delete (отменить, вырезать, копировать, вставить и удалить)
Print (печать)
1.8.3. Графический редактор MAX+plus II
1.8.4. Редактор символов MAX+plus II
1.8.5. Текстовый редактор MAX+plus II
1.8.6. Редактор временных диаграмм MAX+plus II
1.8.7. Редактор физического размещения MAX+plus II
1.8.8. Язык описания аппаратных средств фирмы Altera
1.8.9. VHDL
1.8.10. Verilog HDL
1.8.11. Primitives (базовые элементы), мегафункции и макрофункции
Базовые элементы
Мегафункции
Макрофункции микросхем серий 74ХХХХ
1.9. Иерархия проекта
1.10. Обработка проекта
1.10.1. Компилятор MAX+plus II
Входные файлы компилятора
Процесс компиляции
Выполнение компиляции
1.10.2. Модули компилятора и выходные файлы
Compiler Netlist Extractor (экстрактор списка соединений компилятора, включая встроенные модули ввода списков
соединений EDIF, VHDL, Verilog и XNF)
Database Builder (построитель базы данных)
Logic Synthesizer (логический синтезатор)
Partitioner (разделитель проекта на части)
Fitter (разводчик)
Functional SNF Extractor (функциональный SNF экстрактор)
Timing SNF Extractor (временной SNF экстрактор)
Linked SNF Extractor (объединенный SNF экстрактор)
EDIF Netlist Writer (генератор EDIF списка соединений)
Verilog Netlist Writer (генератор Verilog списка соединений) VHDL Netlist Writer (генератор VHDL списка соединений)
Assembler (сборщик файла программирования)
Design Doctor Utility (утилита анализатора соответствия проекта правилам синтеза)
1.11. Обнаружение ошибок и определение их местонахождения
1.12. Проверка проекта
1.12.1. Симулятор MAX+plus II
Функциональное моделирование
Временное моделирование
Объединенное моделирование
Основные особенности симулятора
1.12.2. Редактор временных диаграмм MAX+plus II
1.12.3. Временной анализатор MAX+plus И
1.13. Программирование микросхемы
1.13.1. Программатор MAX+plus II
1.14. Режим командной строки MAX+plus II
Часть 2. Самоучитель САПР MAX+plus II
2.1. Описание проекта
2.1.1. Ввод и компиляция проекта
2.1.2. Проверка проекта и программирование микросхемы
2.2. Обзор самоучителя
2.2.1. Файлы самоучителя
2.2.2. Команды быстрого вызова
2.3. Получение справки
2.3.1. Контекстно-зависимая справка
2.3.2. Поиск по индексу
2.4. Ввод проекта
Занятие 1. Запуск MAX+plus II
Занятие 2. Создание графического файла проекта
1. Создание нового файла
2. Назначение имени проекта
3. Выбор инструментов графического редактора
4. Ввод символов функциональных модулей
5. Использование линий разметки
6. Перемещение символа
7. Ввод входных и выходных контактов
8. Назначение имен контактов
9. Соединение символов
10. Соединение цепей и шин посредством имен
11. Сохранение и проверка файла на основные ошибки
12. Создание символа для текущего файла
13. Закрытие файла
Занятие 3. Создание двух текстовых файлов проектов
1. Создание нового файла и назначение имени проекта
2. Включение синтаксической раскраски
3. Ввод имени проекта и имен вводов и выводов
4. Создание регистра
5. Ввод булевых уравнений
6. Ввод оператора If Then (если...то)
7. Проверка на синтаксические ошибки и создание символа текущего файла
8. Копирование auto max.tdf и создание его символа
Занятие 4. Создание файла проекта, описанного временными диаграммами
1. Создание нового файла и назначение имени проекта
2. Создание входных, выходных и внутренних цепей
3. Задание временной сетки
4. Редактирование временной диаграммы конечного автомата
5. Редактирование временных диаграмм входных и выходных цепей
6. Проверка временных диаграмм
7. Проверка на основные ошибки и создание символа
Занятие 5. Создание графического файла проекта верхнего уровня
2.5. Обработка проекта
Занятие 6. Компиляция проекта
1. Открытие окна компилятора
2. Выбор семейства микросхем
3. Использование команды Smart Recompile (ускоренная перекомпиляция)
4. Использование утилиты Design Doctor (анализатор соответствия проекта правилам синтеза)
5. Использование бита защиты
6. Выбор Global project logic synthesis style (параметров логического синтеза)
7. Использование Timing SNF Extractor (экстрактора временного SNF файла)
8. Выбор разделов Report File (файла отчета)
9. Запуск компилятора
10. Нахождение источника сообщения
11. Получение справки о сообщении
12. Просмотр Report File (файла отчета)
Занятие 7. Просмотр проекта с помощью дисплея иерархии проекта
1. Открытие окна дисплея иерархии проекта
2. Просмотр файла chiptrip.gdf
3. Закрытие всех файлов
Занятие 8. Просмотр размещения с использованием Floorplan Editor
1. Открытие окна Floorplan Editor (редактора физического размещения)
2. Back-annotate (копирование результатов компиляции проекта) и редактирование размещения
3. Перекомпиляция проекта
4. Просмотр связей логических элементов в окне редактора физического размещения
5. Просмотр уравнений и связей логических элементов при помощи Report File Equation Viewer (окна для просмотра уравнений файла отчета)
2.6. Обзор моделирования
2.6.1. Что такое моделирование?
2.6.2. Моделирование проекта chiptrip
Управление вашим транспортным средством
Дороги
2.6.3. Цели моделирования
Занятие 9. Создание Simulator Channel File (файла временных диаграмм)
1. Создание Simulator Channel File (файла временных диаграмм)
2. Добавление Nodes (цепей) или Groups (групп) в SCF файл
3. Изменение порядка отображения Nodes (цепей) и Groups (групп)
4. Редактирование временных диаграмм для входных цепей
5. Сохранение и закрытие файла
Занятие 10. Моделирование проекта
1. Открытие окна симулятора
2. Задание генерации дополнительных выходных файлов
3. Включение проверки setup and hold times (времен предустановки и удержания сигналов)
4. Запуск симулятора
5. Создание Table File (табличного файла)
Занятие 11. Анализ результатов моделирования
1. Просмотр Simulator Channel File (файла временных диаграмм)
2. Просмотр History, Log и Table Files
(файлов истории, регистрации и табличного файла)
3. Повторное редактирование вашего SCF, если это необходимо
4. Создание, моделирование и анализ finish.scf
Занятие 12. Анализ временных параметров проекта
1. Открытие окна Timing Analyzer (анализатора временных параметров)
2. Запуск Timing Analyzer (анализатора временных параметров)
3. Получение списка задержек распространения сигнала
4. Отображение пути распространения сигнала в Floorplan Editor (редакторе физического размещения)
5. Отображение пути распространения сигнала в Design files (проектных файлах)
6. Определение других временных параметров
2.7. Программирование микросхемы
Занятие 13. Программирование микросхемы фирмы Altera
1. Открытие окна Programmer (программатора)
2. Создание выходного файла Programmer Log File (файл регистрации программатора)
3. Программирование микросхемы
2.8. Дополнительная практика
Часть 3. Самоучитель САПР Quartus II
3.1. Обзор учебного пособия
3.1.1. Файлы учебного пособия
3.1.2. Сокращения команд
3.1.3. Вызов справки
1. Контекстная справка
2. Поиск тематической информации по ключевым словам
3. Содержание справки
4. Поиск справочной информации во всем тексте справки
3.2. Ввод описания проекта
Урок 1. Запуск пакета Quartus
Урок 2. Определение имени проекта и его основных параметров
Урок 3. Создание блок-схемы
1. Создание файла блок-схемы проекта (Block Design File)
2. Создание функционального блока
3. Создание графических обозначений примитива и мегафункции
4. Настройка и изменение свойств экрана
5. Создание обозначений входных/выходных выводов
6. Присвоение имен выводам блоков
7. Соединение функциональных элементов и блоков
8. Разводка сигналов между блоками
Урок 4. Создание описания на языке Verilog HDL
1. Создание описания блока hvalues на языке Verilog HDL
2. Копирование файлов текстового описания (Verilog Design Fik других блоков
Урок 5. Создание функционального блока при помощи мастера мегафункций MegaWizard
1. Создание текстового Verilog HDL-описания блока на основе мегафункции
2. Подключение к проекту файлов, созданных мастером MegaWizard
3.3. Компиляция проекта
Урок 6. Настройка компилятора
1. Просмотр и настройка основных свойств компилятора
2. Выбор семейства и типа микросхемы
3. Выбор режима компиляции
4. Определение параметров логического синтеза и компоновки проекта
5. Определение параметров верификации
Урок 7. Компиляция проекта
1. Запуск компилятора
2. Локализация источников сообщений
3. Просмотр отчета о компиляции
Урок 8. Просмотр текущей компоновки проекта, созданной компилятором
Открытие текущей топологии проекта, созданной последней компиляцией
Отображение информации о разводке связей проекта.
Информация, отображаемая в окне Equations
Отображение блоков MegaLAB
Урок 9. Реализация логических функций в блоках ESB
1. Сохранение назначений ресурсов, выполненных компилятором
2. Проверка сохранения назначений ресурсов
3. Назначения реализации логических функций в блоках встроенной памяти
4. Перекомпиляция проекта
5. Просмотр текущей компоновки проекта, созданной компилятором
3.4. Анализ временных характеристик проекта
Урок 10. Просмотр результатов анализа временных характеристик
1. Просмотр максимальной частоты внутренних переключений
2. Просмотр списка временных путей/тх
3. Локализация временных путей /пшх в редакторе топологии
4. Просмотр отчета о временах установки сигналов
Урок 13. Задание требуемых временных характеристик
1. Задание требуемой /П1ах
2. Исключение временных путей из анализа
Урок 12. Анализ временных характеристик проектов
с многотактовой синхронизацией
1. Задание параметров тактового сигнала
2. Привязка параметров тактового сигнала к выводам ПЛИС
3. Повторный запуск анализа временных характеристик
4. Просмотр раздела требований к тактовом сигналам
Урок 13. Определение путей Multicycle многотактовой синхронизации
1. Задание назначений многотактовой синхронизации
2. Повторный запуск анализа временных характеристик
3. Просмотр результатов анализа временных характеристик: требования к тактовому сигналу
4. Моделирование проекта
Урок 14. Создание временных диаграмм сигналов для моделирования
1. Создание временных диаграмм
2. Добавление входов и выходов к временным диаграммам
3. Редактирование временных диаграмм входных сигналов
Урок 15. Определение параметров моделирования
1. Просмотр основных параметров моделирования
2. Задание интервала моделирования и параметров входных векторов
3. Задание режима моделирования
4. Установка дополнительных параметров моделирования
Урок 16. Выполнение моделирования
Урок 17. Анализ результатов моделирования
1. Просмотр временных диаграмм моделирования
2. Создание временных маркеров и измерение интервалов
3. Программирование и конфигурирование ПЛИС
Урок 18. Программирование микросхем фирмы Альтера
1. Открытие подсистемы программирования (Programmer)
2. Установка последовательной пассивной схемы конфигурирования
3. Выполнение конфигурирования микросхем
4. Изменение режимов программирования
5. Включение микросхемы в цепочку конфигурирования
Часть 4. Словарь терминов


Категория: Микроконтроллеры | Просмотров: 6469 | Добавил: anyayu | Теги: MAX+plus II, Quartus, ПЛИС, комолов | Рейтинг: 0.0/0
Всего комментариев: 0
Добавлять комментарии могут только зарегистрированные пользователи.
[ Регистрация | Вход ]
Поиск
Календарь
«  Июнь 2011  »
ПнВтСрЧтПтСбВс
  12345
6789101112
13141516171819
20212223242526
27282930
Теги
электроника ремонт печатные платы микроконтроллеры Кашкаров AVR КВ и УКВ скачать книгу схемотехника Service Manual скачать журнал Радиоконструктор измерения Дьяконов антенны УНЧ аудио Шелестов начинающим Пестриков Радиоаматор справочник электротехника Корякин-Черняк телефония электрик сигнализация компьютер силовая электроника семенов радио электрика Нефедов мобильная связь источники питания ип электронные схемы граф микросхемы Шрайбер Адаменко тв телевидение PIC PIC-микроконтроллеры датчики Гёлль усилители Куликов Радиосхема радиолюбитель P-CAD самоучитель LabVIEW Тюнин Родин Мир электроники хакер Ремонт и сервис HardnSoft автомобильная электроника Ревич В помощь радиолюбителю Шустов ПЛИС никитин ТелеСателлайт спутниковое ТВ ВИДЕО технологии Ходасевич автоэлектроника Белов Магда Перебаскин железо железо ПК стиральные машины УМЗЧ Виноградов сварка Мир ПК технология транзисторы гриф маркировка трансформаторы пк Сервисный центр журнал Радио связной Серия Ремонт ремонт ТВ автоматика Домашний ПК теория аудиотехника Мой друг компьютер Computer Bild умный дом
Статистика
Rambler's Top100 Яндекс.Метрика

Онлайн всего: 2
Гостей: 2
Пользователей: 0
radiofiles.ru © 2019
Бесплатный конструктор сайтов - uCoz